

日本国特許庁 JAPAN PATENT OFFICE

REC'D 1 9 SEP 2003
WIPO PCT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2002年 7月12日

出 願 番 号 Application Number:

特願2002-204729

[ST. 10/C]:

[JP2002-204729]

出 願 人 Applicant(s):

矢崎総業株式会社

PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

特許庁長官 Commissioner, Japan Patent Office 2003年 9月 4日

今井原



BEST AVAILABLE COPY

【書類名】

特許願

【整理番号】

YZK-5974

【提出日】

平成14年 7月12日

【あて先】

特許庁長官殿

【国際特許分類】

H03K 17/00

【発明の名称】

半導体保護装置の回路定数設定方法及びこの方法を用い

た半導体素子の保護装置

【請求項の数】

4

【発明者】

【住所又は居所】 愛知県豊田市福受町上ノ切159-1 矢崎部品株式会

社内

【氏名】

大島 俊藏

【特許出願人】

【識別番号】

000006895

【氏名又は名称】 矢崎総業株式会社

【代表者】

矢崎 裕彦

【代理人】

【識別番号】

100083806

【弁理士】

【氏名又は名称】

三好 秀和

【電話番号】

03-3504-3075

【選任した代理人】

【識別番号】

100068342

【弁理士】

【氏名又は名称】 三好 保男

【選任した代理人】

【識別番号】

100100712

【弁理士】

【氏名又は名称】

岩▲崎▼ 幸邦



【選任した代理人】

【識別番号】 100087365 ·

【弁理士】

【氏名又は名称】 栗原 彰

【選任した代理人】

【識別番号】 100079946

【弁理士】

【氏名又は名称】 横屋 赳夫

【選任した代理人】

【識別番号】 100100929

【弁理士】

【氏名又は名称】 川又 澄雄

【選任した代理人】

【識別番号】 100095500

【弁理士】

【氏名又は名称】 伊藤 正和

【選任した代理人】

【識別番号】 100101247

【弁理士】

【氏名又は名称】 高橋 俊一

【選任した代理人】

【識別番号】 100098327

【弁理士】

【氏名又は名称】 高松 俊雄

【手数料の表示】

【予納台帳番号】 001982

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

ページ: 3/E

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9708734

【プルーフの要否】

要



【書類名】 明細書

【発明の名称】 半導体保護装置の回路定数設定方法及びこの方法を用いた半導体素子の保護装置

【特許請求の範囲】

【請求項1】 直流電源と負荷との間に介置された半導体素子を有し、該半導体素子をオン、オフ操作することにより、前記負荷の駆動、停止を切り換えると共に、前記半導体素子の第1の主電極と第2の主電極との間の電圧降下が所定の判定電圧を超えた際に当該半導体素子を遮断する機能を具備した半導体保護装置の、回路定数設定方法であって、

前記半導体素子のチャンネル温度が許容温度上限のときの、当該半導体素子の オン抵抗値と、ジュール熱による自己発熱により前記チャンネル温度が許容温度 の上限値に到達する最小の電流値と、の積を臨界電圧とし、

前記判定電圧が、前記臨界電圧以下となるように、各種回路素子の定数を設定 することを特徴とする回路定数設定方法。

【請求項2】 前記半導体素子の仕様に対し、オン抵抗のバラツキが生じる場合には、バラツキが生じるオン抵抗のうちの最小の値を用いることを特徴とする請求項1に記載の回路定数設定方法。

【請求項3】 直流電源と負荷との間に介置された半導体素子を有し、該半導体素子をオン、オフ操作することにより、前記負荷の駆動、停止を切り換えると共に、前記半導体素子を保護する機能を具備した半導体素子の保護装置において、

前記半導体素子の第1の主電極と第2の主電極との間の電圧降下分と、所定の 判定電圧とを比較する比較手段と、

前記比較手段にて、前記電圧降下分が前記判定電圧よりも大きいと判定された際に、前記半導体素子を遮断する手段と、を有し、

前記半導体素子のチャンネル温度が許容温度上限のときの、当該半導体素子のオン抵抗値と、ジュール熱による自己発熱により前記チャンネル温度が許容温度の上限値に到達する最小の電流値と、の積を臨界電圧とし、

前記判定電圧を、前記臨界電圧以下に設定することを特徴とする半導体素子の



保護装置。

【請求項4】 前記半導体素子の仕様に対し、オン抵抗のバラツキが生じる場合には、バラツキが生じるオン抵抗のうちの最小の値を用いることを特徴とする請求項3に記載の半導体素子の保護装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、負荷と電源回路との間に配置されたスイッチ用の半導体素子を保護する半導体素子の保護装置、及び回路定数設定方法に関する。

[0002]

【従来の技術】

例えば、車両に搭載されるヘッドライト、テールランプ等の各種負荷は、バッテリより供給される直流電圧が印加されて動作する。このような各負荷は、回路の故障や動作不良等に起因して過電流が流れる場合がある。過電流が流れた場合には、半導体スイッチが過熱され、且つ、電源回路と負荷との間を接続するためのハーネスが過熱されるので、ハーネスが焼損するというトラブルが発生する場合がある。

[0003]

そこで、このようなトラブルの発生を回避するために、負荷、或いは半導体スイッチに流れる電流値を検出し、該電流値が過電流となった際に、半導体スイッチを遮断する過電流保護装置が提案され実用に供されている。

[0004]

【発明が解決しようとする課題】

しかしながら、上述した従来の過電流保護装置においては、過電流を検出しているのみであり、半導体スイッチの温度を考慮していない。即ち、半導体スイッチの温度が高く、且つ、周囲温度が高い場合には、電流値があまり大きくない場合でも、半導体スイッチが損傷する場合がある。反対に、半導体スイッチの温度が低い場合には、電流値が大きい場合であっても、損傷の恐れがないにも関わらず、回路が遮断されてしまう。

3/



[0005]

この発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、半導体素子に流れる電流値に加え、該半導体素子の温度、及び周囲温度を考慮して半導体素子を保護することのできる半導体素子の保護 装置、及び回路定数の設定方法を提供することにある。

[0006]

【課題を解決するための手段】

上記目的を達成するため、本願請求項1に記載の発明は、直流電源と負荷との間に介置された半導体素子を有し、該半導体素子をオン、オフ操作することにより、前記負荷の駆動、停止を切り換えると共に、前記半導体素子の第1の主電極と第2の主電極との間の電圧降下が所定の判定電圧を超えた際に当該半導体素子を遮断する機能を具備した半導体保護装置の、回路定数設定方法であって、前記半導体素子のチャンネル温度が許容温度上限のときの、当該半導体素子のオン抵抗値と、ジュール熱による自己発熱により前記チャンネル温度が許容温度の上限値に到達する最小の電流値と、の積を臨界電圧とし、前記判定電圧が、前記臨界電圧以下となるように、各種回路素子の定数を設定することを特徴とする。

[0007]

請求項2に記載の発明は、請求項1に記載した方法において、前記半導体素子の仕様に対し、オン抵抗のバラツキが生じる場合には、バラツキが生じるオン抵抗のうちの最小の値を用いることを特徴とする。

[0008]

請求項3に記載の発明は、直流電源と負荷との間に介置された半導体素子を有し、該半導体素子をオン、オフ操作することにより、前記負荷の駆動、停止を切り換えると共に、前記半導体素子を保護する機能を具備した半導体素子の保護装置において、前記半導体素子の第1の主電極と第2の主電極との間の電圧降下分と、所定の判定電圧とを比較する比較手段と、前記比較手段にて、前記電圧降下分が前記判定電圧よりも大きいと判定された際に、前記半導体素子を遮断する手段と、を有し、前記半導体素子のチャンネル温度が許容温度上限のときの、当該半導体素子のオン抵抗値と、ジュール熱による自己発熱により前記チャンネル温



度が許容温度の上限値に到達する最小の電流値と、の積を臨界電圧とし、前記判 定電圧を、前記臨界電圧以下に設定することを特徴とする。

[0009]

請求項4に記載の発明は、請求項3に記載した装置において、前記半導体素子の仕様に対し、オン抵抗のバラツキが生じる場合には、バラツキが生じるオン抵抗のうちの最小の値を用いることを特徴とする。

[0010]

【発明の実施の形態】

以下、本発明の実施形態を図面に基づいて説明する。図1は、本発明に係る半導体素子の保護装置の原理を示す説明図であり、まず、同図を参照して本実施形態の原理について説明する。

[0011]

図1に示すように、この回路は、直流電源VBと、例えば車両に搭載されるランプ等の負荷RLと、直流電源VBと負荷RLとの間に介置されたFET (T1; 半導体素子)とを有している。直流電源VBとFET (T1)との間には、配線の抵抗Rw、及び配線のインダクタンスLwが存在しており、該配線とFET (T1)との接続点p1、即ち、FET (T1)のドレイン (第1の主電極)は、トランジスタT4、抵抗R1、及び抵抗R2を介してグランドに接続されている

[0012]

また、トランジスタT4と抵抗R1との接続点p2は、抵抗R3、トランジスタT2、及び抵抗R5を介してグランドに接続されている。抵抗R3とトランジスタT2との接続点は、抵抗R7を介してアンプAMP1のプラス端子に接続され、更に、該アンプAMP1のマイナス端子は、抵抗R8を介してFET(T1)のソースと接続されている。アンプAMP1の出力端子は、抵抗R9を介して、トランジスタT2のゲートに接続されている。

[0013]

また、FET(T1)のソースは、抵抗R4と、ダイオードD1を介して抵抗 R1と抵抗R2との接続点p3に接続され、この点p3は、コンパレータCMP



1のマイナス端子に接続されている。また、該コンパレータCMP1のプラス端子は、トランジスタT2と抵抗R5との接続点p4に接続されている。

[0014]

そして、FET(T1)の、所定のしきい値温度N \mathbb{C} (以下、典型的な例として、N=150とする)のときのオン抵抗Ron(@150 \mathbb{C})が、以下に示す(1)式が成立するように、各種の回路定数を設定すれば、FET (T1) の温度が 150 \mathbb{C} を超えることのないように制御することができる。

[0015]

但し、後述するように、 α は分圧比、 β はVDSの増倍率である。

[0016]

以下、(1)式について、詳細に説明する。本実施形態では、FET (T1) のチャンネル温度が増大すると、これに伴って、該FET (T1) のオン抵抗R onが単調増加的に増加することを利用し、予めFET (T1) のチャンネル温度が150 ℃となったときのオン抵抗Ron (@150 ℃)を求め、このオン抵抗に到達する前に、FET (T1) を遮断するように、各種回路素子の定数を設定する。

[0017]

図1に示した回路において、FET (T1)のオン抵抗Ronとドレイン電流 IDとの積として求められる電圧降下 (VDS;ドレイン・ソース間電圧)が、所定の判定電圧を超えたときに、異常(過電流)であると判定し、FET (T1)を遮断する。この際、判定電圧は、電源電圧VBに比例したレベルとする。

[0018]

具体的には、ドレイン・ソース間電圧 VDS ϵ β 倍に増幅して β * VDS ϵ 取得し、且つ、電源電圧 VB ϵ ϵ で除した電圧 VB ϵ ϵ を判定電圧として取得し、この電圧 ϵ ϵ ϵ VDS ϵ VB ϵ ϵ とを比較する。そして、 ϵ P VDS ϵ が大きくなったとき (ϵ * VDS > VB ϵ ϵ) に、FET (T1) を遮断する。即ち、FET (T1) のドレイン・ソース間電圧が所定の判定電圧を超えたときに、FET (T1) を遮断して、当該FET (T1)、及びその他の回路を保護する。



[0019]

ここで、分圧比 α は、点 p 3 に発生する電圧 V 4 であり、 V 4 = V B / α である。

[0020]

また、増倍率 β は、R 5 \angle R 3 で示すことができるので、 β * VDSは、点 β 4 に発生する電圧 V 5 となる。つまり、アンプAMP 1 及びトランジスタT 2 は、FET (T 1) のドレイン・ソース間電圧と、抵抗R 3 の両端電圧とが等しくなるように、抵抗R 3 に流れる電流値を制御するので、点 β 4 の電圧 V 5 は、(R 5 \angle R 3) * VDSとなる。

[0021]

ここで、FET (T1) の動作周囲温度の上限をTAmaxとし、FET (T1) のチャンネル→雰囲気温度への熱抵抗をRth (ch-A) とし、動作周囲温度が上限値TAmaxのとき自己発熱によりチャンネル温度が150 Cとなるドレイン電流をID (@150 C&TAmax) とすると、以下に示す (2) 式、(3) 式が成立する。

[0022]

- ID (@150°&TAmax) *Ron (@150°C) $\geq VB/\alpha/\beta \cdot \cdot \cdot$ (3)
- (2)式は、FET(T1)のチャンネル温度が150 ℃となるドレイン電流 IDの最小値を規定する。 TAmaxは仕様によって決定されるものであり、通常は $80\sim95$ ℃である。

[0023]

(3) 式は、ID (@150 \mathbb{C} \mathbb{C}



[0024]

(3) 式より、以下に示す(4) 式を満足する負荷については、全てこのFET(T1) を使用することができる。

[0025]

ID*Ron (@150°C) < VB/ α / β $\cdot \cdot \cdot \cdot$ (4)

ここで、負荷抵抗をRLとすると、(4)式は、以下の(5)式となる。

[0026]

 $\alpha * \beta * R \text{ on } (@150 \text{ C}) < VB / ID = RL \cdot \cdot \cdot (5)$

即ち、前述した(1)式が得られる。

[0027]

ここで、(3)式より、点p4における電圧V5が、点p3における電圧V4以上となったときに、FET(T1)が遮断されるように制御される。即ち、(3)式より、($\beta*VDS \ge VB/\alpha$)が得られ、左辺の $\beta*VDS$ は、図1に示す電圧V5であり、右辺の VB/α は、電圧V4であるので、V5 \ge V4となったときに、FET(T1)が遮断される。つまり、後述する図2に示す回路に示すように、コンパレータCMP1の出力が、Hレベルとなったときに、FET(T1)が遮断される。

[0028]

従って、(1)式が成立するような α 、 β が得られるように、各回路素子の定数(抵抗値等)を設定すれば良い。逆に言えば、(1)式が成立するような温度特性を有するFET(T1)を採用すれば良い。

[0029]

以下、具体的な回路について説明する。図1に示した回路において、 $VB \Rightarrow V$ $1 \Rightarrow V 2$ 、 $V 4 = VB / \alpha = (I 1 + I 2) R 2 とすると、(6) 式、(7) 式が得られる。$

[0030]

 $I 1*R 4+0. 7+ (I 1+I 2) R 2=V 1 \cdots (6)$

但し、「0.7」は、ダイオードD1の電圧降下分である。

[0031]



 $I 2*R 1 + (I 1 + I 2) R 2 = V 1 \cdots (7)$

但し、トランジスタT4の電圧降下をゼロと見なす。

[0032]

(6) 式、(7) 式より、次の(8) 式、(9) 式が得られる。

[0033]

I 1 (R4+R2) + I2*R2 = V1-0.7 ... (8)

 $I 1*R 2 + I 2 (R 1 + R 2) = V 1 \cdots (9)$

更に、(8)式、(9)式より、次の(10)式、(11)式が得られる。

[0034]

 $I 1 = \{V 1*R 1-0. 7* (R 1+R 2)\}$

/ (R1R2+R2R4+R4R1)

 $\cdot \cdot \cdot (10)$

 $I 2 = \{V 1*R 4 + R 2*0. 7\}$

/ (R1R2+R2R4+R4R1)

· · · (11)

(10) 式、(11) 式より、以下の(12) 式が得られる。

[0035]

V4 = (I1 + I2) R2

 $= R 2 \{V1 (R1+R4) - 0.7*R1\}$

 $/ (R1R2+R2R4+R4R1) \cdots (12)$

ここで、R 1=R 2=1 0 [K Ω]、R 4=2 [K Ω] とすると、(1 3)式が得られる。

[0036]

V 4 = (6/7) *V 1 - 0.5 $= (6/7) *V 1 \cdot \cdot \cdot \cdot (13)$

図1に示す負荷、及び該負荷に接続される各配線が正常状態であるとき、(14)式が得られる。

[0037]



そして、上述したように、V5>V4となると、コンパレータCMP1の出力は「H」レベルとなり、FET(T1)は遮断される。また、V5<V4であれば、遮断されない。

[0038]

上述した(1)式が成立していれば、Ron<Ron(@150 $\mathbb C$)であるから、次の(15)式が成立する。

[0039]

 $V = \beta * I D*R on < \beta * I D*R on (@ 1 5 0 °C)$

 $< \beta * VB / \alpha / \beta = VB / \alpha = V4$ · · · (15)

即ち、(1)、(3)、(4) 式を満足するように、FET (T1) を選定すれば、配線及び負荷が正常である限り、FET (T1) は遮断されず、且つ、該FET (T1) の温度が150 ℃を超えることがない。

[0040]

また、過電流状態になると、V 5 = V 4 となる。このときのドレイン電流を I Ds、ドレイン・グランド間の抵抗を Rsとすると、以下の(1 6)式が得られる。

[0041]

 $V = \beta * I Ds * R on = \beta * V 2 / R s * R on = V 4 = V 2 / \alpha$

 \cdots (16)

従って、 $Rs=\alpha\beta$ Ron、IDs=V2/Rsなる関係が得られる。つまり、抵抗 Rsは、抵抗Ronに比例する。また、Ron(@150°)のとき、Rsは最大となり、IDsは最小となる。

[0 0 4 2]

ここで、 α は(1 4)式より、 α = 7 / 6 となり、また、 β = R 5 / R 3 = 4 1 であるので、次の(1 7)式が得られる。但し、R 5 = 8. 2 [K Ω]、R 3 = 2 0 0 [Ω] としている。

[0043]

 $Rs = \alpha \beta Ron = 47.8*Ron$. . . (17)

従って、過電流状態の最大抵抗値(=正常時の最小抵抗値)を47.8で割っ



た値がRon(@150℃)となるように、FET(T1)を選定すれば良い。

[0044]

また、FET (T1) にドレイン電流が流れることにより、チャンネル温度が 150 \mathbb{C} になる電流値を ID (150) とすると、ID (150) \geq ID (@150 \mathbb{C} \mathbb{C}

[0045]

このとき、 $\beta*ID$ (150) *Ron (@150 \mathbb{C}) > V4となるから、IDが過電流状態となって、周囲温度で決まるID (150) を超えると、FET (T1) は遮断される。周囲温度が低いほど、遮断電流値ID (150) と正常電流値との差は大きくなる。ID (150) > IDであれば、過電流であってもチャンネル温度は150 \mathbb{C} 以下である。

[0046]

つまり、周囲温度に依存して電流値 ID(150)が変化するので、チャンネル温度が 150 Cとなる直前の状態で、FET(T1)を遮断することができる

[0047]

図3に、チャンネル温度が許容温度上限(ここでは150 Cとする)のときのオン抵抗値Ron(@150 C)、動作周囲温度が上限値TAmaxのとき自己発熱によりチャンネル温度が許容温度上限(150 C)に到達する最小の電流値 ID(@150 C& TAmax)、臨界電圧、判定電圧V4、および点p4 に発生するV5 電圧の関係を図示する。

[0048]

図3において、横軸はFET (T1)を流れるドレイン電流IDを示し、縦軸はV5とチャンネル温度を示している。IDが増加するとV5はオン抵抗Ronで決まる勾配で増加し、チャンネル温度が上昇するに連れて、Ronが大きくなるの



で、IDに対するV5電圧直線の勾配は大きくなる。

[0049]

Ronは理論上、絶対温度Tの3/2乗に比例し、常温に対して150 $\mathbb C$ では約 1. 7倍になる。動作周囲温度上限TAmaxからジュール熱による自己発熱によりチャンネル温度が上昇し、150 $\mathbb C$ に到達する最小のドレイン電流がID (@ 150 $\mathbb C$ &TAmax) である。この電流値に対応して、Ron (@ 150 $\mathbb C$) の勾配で表されるV5 直線上の点の電圧が β * 臨界電圧となる。

[0050]

判定電圧V4を β *臨界電圧より低い値に設定するとドレイン電流 ID (@150 \mathbb{C} & TAmax) では、チャンネル温度が150 \mathbb{C} に到達する前にFET (T1) は遮断される。V4 に到達できる最小電流値を IDs とすると IDs は自己発熱でチャンネル温度が150 \mathbb{C} に到達できないので、V4 に到達するときのチャンネル温度は150 \mathbb{C} - δ となる。

[0051]

IDsより小さなドレイン電流ではV4に到達することがないので、この範囲の電流ではFET(T1)は遮断されない。負荷RLに流れる正常電流(突入電流を除く)がIDs以下になるように負荷とFET(T1)の関係を設定しておくと負荷が正常である限り、FET(T1)は遮断されない。正常範囲を超える過電流が流れた場合、それがIDs以下であればFET(T1)は遮断されない。

[0052]

しかし、このときチャンネル温度は150 \mathbb{C} に到達しないから、FET(T1)はダメージを受けることはない。IDs 以上の過電流が流れた場合はRon*IDがV4 を上回るとFET(T1)は遮断されるが、このときも、チャンネル温度は150 \mathbb{C} - δ を上回ることはない。IDとIDsとの差(ID-IDs)が大きくなるほど低いチャンネル温度でFET(T1)は遮断される。

[0053]

FET (T1) のチャンネル温度が最大になるのは IDs のときでそのときのチャンネル温度は 150 $\mathbb{C}-\delta$ である。即ち、正常範囲のドレイン電流はもちろん、異常状態のいかなる過電流が流れても、チャンネル温度は 150 $\mathbb{C}-\delta$ を超



えることはないので、FET(T1)はダメージを受けることなく、確実に保護される。判定値V4を $\beta*$ 臨界電圧と等しい値に設定するとID(@150C&TAmax)でチャンネル温度は150Cに到達するが、それ以上にはならない。オン抵抗等のばらつきを考慮して、V4は $\beta*$ 臨界電圧以下に設定するのが望ましい。

[0054]

図2は、図1に示した回路を含む、半導体素子の保護装置の構成を示す回路図である。同図に示すように、この半導体素子の保護装置100は、FET(T1)のオン、オフを切り換えるためのスイッチSW1と、駆動回路1と、タイマ2と、パルスカウンタ3と、を有している。また、オア回路OR1~OR3、アンド回路AND1~AND3、及びラッチDF1~DF3を有している。

[0055]

スイッチSW1は、オア回路OR2の一方の入力端に接続され、該オア回路OR2の他方の入力端は、ラッチDF1の出力端と接続されている。

[0056]

更に、オア回路OR2の出力端は、オア回路OR3の一方の入力端に接続され、他方の入力端は、コンパレータCMP1の出力端と接続されている。該オア回路OR3の出力端は、駆動回路1に接続されると共に、タイマ2にも接続されている。駆動回路1の出力端は、抵抗R10を介してFET(T1)のゲートに接続されている。コンパレータCMP1の出力端は、パルスカウンタ3と接続されている。

[0057]

また、抵抗R5に対して並列に、3つの抵抗R61、R60、R6がそれぞれ 配設され、抵抗R61は、トランジスタT32を介してグランドに接続されてい る。同様に、抵抗R60はトランジスタT31を介してグランドに接続され、抵 抗R6はトランジスタT3を介してグランドに接続されている。

[0058]

トランジスタT3のゲートは、タイマ2の出力端に接続され、トランジスタT31のゲートはアンド回路AND3の出力端に接続され、トランジスタT32の



ゲートはアンド回路AND2の出力端に接続されている。

[0059]

また、アンプAMP1の入力側には、ダイオードD2, D3, D4、及び抵抗 R30が設けられている。

[0060]

次に、図2に示した半導体素子の保護装置100の動作について説明する。SW1がオフのとき、ラッチDF1はリセットされ、オア回路OR2につながるラッチDF1の出力端はLレベルになる。操作者がSW1をオンとすると、オア回路OR2の入力端につながる配線の電位がLレベルになるので、オア回路OR2の出力はHレベルからLレベルに変化する。CMP1の出力はFET(T1)がオフのときは、Lレベルとなっているので、オア回路OR3の出力はLレベルとなり、駆動回路1には、Lレベルの信号が供給される。

[0061]

これにより、該駆動回路 1 は、FET (T 1) のゲートに駆動信号を出力する。その結果、該FET (T 1) が導通するので、電源 VBから負荷 RLに電流が流れ、該負荷 RLが駆動する。負荷 RLがランプである場合には、ランプが点灯する

[0062]

また、オア回路OR3の出力信号は、タイマ2に供給されており、該タイマ2がスタートする。タイマ2には20ms間Hレベルになる出力(+Q)と、200ms間Hレベルになる出力が含まれており、そのうちの20ms出力(+Q)によりトランジスタT3、T31、T32がオンし、抵抗R5に並列に抵抗R6、R60、R61を接続する。

[0063]

これにより、増倍率 β は、 β = (R5 || R6 || R60 || R61) / R3となり、標準値R5/R3より小さくなる。このため、FET (T1) を流れるドレイン電流 IDに対する V5の電圧は、 β が小さくなった分だけ小さくなり、V5電圧がV4電圧を上回り難くなる。これはSW1をオンしたとき、過渡的に流れる突入電流に対応するための処置である。



[0064]

20 ms経過すると20 msタイマ出力(+Q)はLレベルになり、トランジスタ T3、T31、T32はオフし、 β は標準値R5/R3に戻る。同時にラッチ DF2がトリガされ、DF2の出力(-Q)がHレベルからLレベルに変化する。

[0065]

このときV5<V4<であれば、CMP1出力がLVベルを維持し、トランジスタT3、T31、T32はオフのままとなるが、V5>V4となるとCMP1出力がHVベルになり、再度タイマ2がスタートし、20msタイマの出力(+Q)がHVベルとなる。このとき、トランジスタT3とT31はオンするが、T32はラッチDF2の出力(-Q)がLになっているためAND2出力がLVベルとなるので、オフのままとなる。

[0066]

 β は(R5 || R6 || R60)/R3となり、最初の値よりは大きくなるが標準値よりは小さくなる。20msタイマの2回目の出力期間が終ったとき、ラッチDF3がトリガされるので、20msタイマが3回目およびそれ以降に出力された場合には、T3のみがオンし、T31、T32はオフのままとなる。20msタイマの出力回数をカウンタ3がカウントアップし、8回を超えると異常状態と判断して、ラッチDF1をトリガし、SW1がオンであってもFET (T1) を遮断する。

[006.7]

従って、SW1投入時に突入電流が発生しも、正常な突入電流、すなわち指数 関数的に減少して安定値に至る突入電流に対しては、それが流れることにより回 路が遮断されるというトラブルを回避することができる。

[0068]

ここで、スイッチSW1をオンとしてから暫くして、電流値が安定しているとき、軽微な過電流(例えばレアショート)、が流れると、該FET (T1)の、2つの主電極間(ドレイン、ソース間)の電圧VDSが上昇する。

[0069]

アンプAMP1は、抵抗R3の両端に発生する電圧と、FET (T1) のドレ



イン、ソース間電圧 VDSとが等しくなるように、トランジスタ T 2 を制御するので、抵抗 R 3 を流れる電流が増大する方向に変化する。

[0070]

従って、点p4における電圧V5(= $\beta*VDS)が増大し、コンパレー<math>\beta$ CM P1のプラス側入力端に供給される電圧が増大する(このとき、トランジス β T 3 2, T 3 1, T 3 は全てオフとなっている)。

[0071]

そして、この電圧V5が基準電圧V4を上回ると、コンパレータCMP1の出力信号がLレベルからHレベルへ反転し、パルスカウンタ3をインクリメントする。

[0072]

これと同時に、タイマ2がトリガされ、20msタイマの出力(+Q)がHになり、スタート時の突入電流処置と同じように、3つのトランジスタT32、T3 1、T3 はそれぞれ時間20msだけオンとなり、増倍率 β が小さくなるので、点p4 における電圧V5 は低下し、電圧V4 よりも低くなる(電圧V5 が低下してもなお電圧V4 より低くならない場合については後述する)。

[0073]

その後、20 msの時間が経過すると、トランジスタT32、T31、T3はオフとなり、ラッチDF2がトリガされ、且つ、 β は標準値に戻るので、V5>V4となり、タイマ2がトリガされ20 msタイマが2回目の動作をスタートさせ、出力(+Q)がHになる。

[0074]

これによりトランジスタT31、T3はオンするが、T32はラッチDF2の出力(-Q)がLになっているので、オフのままとなる。増倍率 β は($R5 \parallel R60$) /R3となる。この β で V5>V4 となると CMP1 出力がHになる。

[0075]

20 msタイマ出力(+Q)とCMP1出力が共にHとなるので、アンド回路AND1出力がLからHに変化し、オア回路OR1を介してラッチDF1をトリガ



し、DF1の出力がHになって、FETは遮断される。一方、V5<V4となった場合はCMP1出力がLレベルを維持するので、20ms間、FET(T1)はオンを続ける。20msタイマの2回目出力が終了するとラッチDF3がトリガされ、DF3の出力(-Q)がHからLに変化する。トランジスタT31、T3がオフし、 β は標準値に戻る。V5>V4となるので20msタイマが3回目のスタートを行う。

[0076]

3回目はT3のみがオンし、T32、T31はオフのままなので、 β = (R5 $\|R$ 6) $\angle R$ 3となる。このとき、V5>V4となると、AND1出力がHになり、ラッチDF1がトリガされて、FET (T1) は遮断される。V5<V4となると20ms間FET (T1) はオンを続ける。20msタイマが終了すると、V5>V4となるので20msタイマが4回目のスタートを行う。

[0077]

トランジスタT3のみがオンするがV5<V4なので、20ms間FET(T1)はオンを続ける。その後、5回目、6回目、7回目まで20msタイマ動作が繰り返され、タイマ作動回数をカウンタ3がカウントアップする。

[0078]

8回目のタイマ動作がスタートした時点で、カウンタ3がオーバーフローしてラッチDF1がトリガされ、FET (T1) は遮断される。以上の説明は異常状態(過電流)が連続的に発生している場合であるが、異常状態が間欠的に発生するケースもある。また、誤作動で20msタイマがスタートするケースも考えられる。

[0079]

これらに対応するため、20msタイマが200ms以上再スタートしなかった場合はカウンタ3及びラッチDF2、DF3をリセットするようにしている。タイマ2に含まれる200msタイマがこの役目を果たしている。以上により、過電流が大きくなるに連れて、遮断までの時間が短くなるという方法で、FET(T1)、及び該FET(T1)に接続される回路を確実に保護することができる。

[0080]



次に、負荷RLの短絡またはFET(T1)と負荷RLを結ぶ配線の接地により、重度の過電流(デッドショート)が発生した場合について説明する。この場合には、配線インダクタンス、及び配線抵抗が無視できなくなり、上述した(6)式を算出する際に用いた、 $VB \Rightarrow V1 \Rightarrow V2$ という関係が成立せず、 $V4 = VB/\alpha$ の関係も成立しない。従って、VB > V1 > V2となり、 $\gamma = VB/V2$ とすると、以下の(18)式が成立する。

[0081]

 $V 4 = V 2 / \alpha = VB / \alpha / \gamma \qquad \cdot \cdot \cdot (18)$

(18) 式より、電圧V4は、通常時と比較して、 $1/\gamma$ となっている。これは、FET(T1)の遮断電流値が $1/\gamma$ になったことと同じであり、FET(T1)の遮断が早まる。

[0082]

つまり、デッドショート時には、点p4における電圧V5が上昇すると共に、電圧V4が低下するので($1/\gamma$ になるので)、コンパレータCMP1の反転が早まり、過電流のピーク値を抑制することができる。

[0083]

そして、デッドショート時には、たとえ20msタイマの出力(+Q)がHになり、トランジスタT32,T31,T3がオンとなって、電圧V5を低下させても、なお且つ電圧<math>V5は電圧V4を上回るので、コンパレータCMP1の出力信号は、<math>Hレベルを維持することになる。これにより、アンド回路AND1O出力信号がHレベルとなり、ラッチDF1により、駆動回路1が遮断される。

[0084]

従って、デッドショート時には、パルスカウンタ3による計数(例えば8回) が行われずに、即時に駆動回路1が停止され、FET (T1) が遮断される。

[0085]

このようにして、本実施形態に係る半導体素子の保護装置 100では、負荷 R Lに過電流が流れた場合において、FET (T1) のチャンネル温度が所定の温度(この例では、150 C)に達する前に、該FET (T1) が遮断され、負荷 R Lへの電圧の供給が停止されるので、F ET (T1) の損傷を防止することが



できる。

[0086]

つまり、チャンネル温度上昇に連れてオン抵抗Ronが単調に増加するという特性を利用して、許容チャンネル温度の上限値に対応するオン抵抗Ron以下でFE Tを動作させる。そのために、オン抵抗Ronに依存し、Ronが大きくなるに連れて増加するFET (T1)のドレイン〜ソース間電圧降下を用いて、Ronの大きさを管理し、この電圧降下が所定のレベルに達したときに回路を遮断する。この制御により、FET (T1)のチャンネル温度はいかなる場合でも許容温度の上限を超えないので、確実に素子を保護することができる。

[0087]

また、チャンネル温度の上昇を伴わない過電流が発生した場合には、正常電流(通常動作時の電流)の2倍~4倍のときには、例えば160msの時間経過後に回路を遮断し、4倍~8倍のときには、40msの時間経過後に回路を遮断し、 $8\sim16$ 倍のときには、20msの時間経過後に回路を遮断するように設定している(この倍率は、抵抗R61, R60, R6, R5の大きさにより決定される)。また、16倍以上(デッドショート時)には、約 250μ sの時間経過後に回路を遮断する。従って、過電流の大きさに応じた回路の遮断が可能となる。

[0088]

また、デッドショート時には、判定電圧の圧縮効果(電圧V4が $1/\gamma$ となる効果)が生じるので、より早く素子を遮断して、素子、及び配線を保護することができる。

[0089]

次に、FET(T1)のオン抵抗Ronのバラツキについて説明する。同一の仕様、規格を有するFET(T1)であっても、個々の素子に応じて、バラツキが存在する。

[0090]

ここで、FET(T1)のオン抵抗Ronが大きくなると、FET(T1)のドレイン〜ソース間電圧が判定値に達するときのドレイン電流 IDが反比例して減少するので、FET(T1)の遮断が早まることになる。



[0091]

また、FET (T1) のオン抵抗Ronが最小値のときに、遮断電流 IDs、及びチャンネル発熱量 Δ Tchが最大となる。従って、チャンネル温度が 150 $\mathbb C$ のときのオン抵抗Ron (@ 150 $\mathbb C$) のバラツキがある場合には、このバラツキのうち、最小となる値を採用して、前述した(1)式の特性を設定すれば良い。

[0092]

また、チャンネル温度が150℃のときのオン抵抗Ron(@150℃)は、経時劣化により大きくなることはあっても、小さくなることはない。このため、チャンネル発熱量△Tchの最大値は、明確な上限が存在し、安定した保護性能を実現することができる。

[0093]

ここで、従来より用いられている電流検出方式の保護装置との対比について説明する。電流検出方式とは、例えばシャント抵抗を用いた場合のように、負荷電流が所定の電流値を超えたときに、これを検出して、回路を遮断する方式である。。

[0094]

電流検出方式では、オン抵抗Ronが大きくなると、チャンネル発熱量 Δ Tchはこれに比例して大きくなり、この変化は電流変化として現れないので、オン抵抗Ronが増大すると、チャンネルの発熱量はより一層増大し、熱暴走に至る。従って、従来の電流検出方式では、別途過熱遮断機能を組み込む必要がある。

[0095]

つまり、本実施形態に係る過電流保護装置では、オン抵抗Ronが増大すると、 遮断電流値が減少するので、オン抵抗増大によるチャンネル自己発熱を抑制でき 、熱暴走に至ることはない。従って電流検出方式のように、別途過熱遮断機能を 組み込む必要がない。

[0096]

また、チャンネル温度が150℃に達する前に確実に、素子が遮断されるので 、チャンネルにダメージを与える要因を削除することことができ、オン故障の発



生を低減することができ、素子の信頼性を向上させることができる。

[0097]

更に、周囲温度が低い場合には、オン抵抗Ronが小さくなり、大電流を流す余裕があるが(多少の過電流が発生した場合でも回路を遮断することなく動作させることができるが)、従来の過電流検出方式では、オン抵抗Ronの低下を検出することができず、電流値の増大が検知された際には周囲温度と関係なく回路を遮断してしまうので、この余裕を利用することができない。従って、この点でも利点がある。

[0098]

以上、本発明の半導体素子の保護装置、及び回路定数の設定方法を図示の実施 形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることができる。

[0099]

例えば、本実施形態では、負荷RLのプラス側端子と電源VBのプラス側との間にFET (T1) を搭載する例について説明したが、本発明はこれに限定されるものではなく、負荷RLのマイナス側にFET (T1) を設ける構成とすることができる。

[0100]

【発明の効果】

以上説明したように、本発明によれば、半導体素子のチャンネル温度が許容温度上限値(例えば、150℃)に達する前に、この半導体素子が遮断されるように動作するので、半導体素子を確実に保護することができる。また、半導体素子を接続するための配線は、半導体素子よりも熱的に強いので、半導体素子を熱的に保護することにより、配線をも保護することができる。

[0101]

更に、本発明では、半導体素子のチャンネル温度、ひいては該半導体素子のオン抵抗の大きさを検出する方式を採用しているので、従来の電流検出方式と比較して、熱暴走に至るという問題を回避することができる。また、たとえ電流値が増大した場合でも、チャンネル温度が許容温度に達していなければ、半導体素子



のオン状態を維持することができるので、半導体素子の性能を最大限に活用できる。

【図面の簡単な説明】

【図1】

本発明に係る半導体素子の保護装置の、主要部の構成を示す回路図である。

【図2】

本発明に係る半導体素子の保護装置の、一実施形態の構成を示す回路図である

【図3】

チャンネル温度が許容温度上限のときの、オン抵抗値Ron(@150 \mathbb{C})、動作周囲温度が上限値T Amaxのとき自己発熱によりチャンネル温度が許容温度上限(150 \mathbb{C})に到達する最小の電流値ID(@150 \mathbb{C} \mathbb{C} 不 Amax)、臨界電圧、判定電圧V 4、および点p 4 に発生するV 5 電圧の関係を示す特性図である。

【符号の説明】


- 1 駆動回路
- 2 タイマ
- 3 パルスカウンタ
- 100 半導体素子の保護装置
- T1 FET (半導体素子)
- СМР1 コンパレータ (比較手段)



【書類名】


図面

【図1】






【図2】





【図3】





【書類名】 要約書

【要約】

【課題】 半導体素子の温度、及び周囲温度を考慮して半導体素子を保護することのできる半導体素子の保護装置を提供する。

【解決手段】 FET (T1)のドレイン、ソース間電圧VDSと、所定の判定電 圧V4とを比較するコンパレータCMP1と、該コンパレータCMP1にて、ドレイン、ソース間電圧VDSが電圧V4よりも大きいと判定された際に、FET (T1)を遮断する手段と、を有し、FET (T1)のチャンネル温度が許容温度 上限のときの、オン抵抗Ronと、ジュール熱による自己発熱によりチャンネル温度が許容温度の上限値に到達する最小の電流値と、の積を臨界電圧とし、判定電圧を、臨界電圧以下に設定することを特徴とする。

【選択図】 図2

特願2002-204729

出願人履歴情報

識別番号

[000006895]

1. 変更年月日 [変更理由]

1990年 9月 6日 新規登録

住 所 名

東京都港区三田1丁目4番28号

矢崎総業株式会社